高效能SpaceWire IP Core解決方案 – 支援Xilinx FPGA設計
功能概述：
SpaceWire IP核是一款基於VHDL的內核，專為FPGA和可配置SoC設計，支援ECSS-E-ST-50-12C標準。它支援Rx位元速率高達系統時鐘頻率的x4，以及Tx時鐘頻率範圍在100MHz至625MHz之間。該IP核具備靈活的FIFO配置，並可在Xilinx Vivado中進行無縫整合，適用於高速、可靠的點對點通訊需求。
Facebook
Twitter
LinkedIn
SpaceWire協定 是機載航天器上用於高速鏈路和網路的標準，簡化感測器、大量存放區、處理單元和下行鏈路遙測子系統之間的互連。它是全雙工、雙向、串列、點對點數據連結，使用差分對進行數據編碼。
該協定由歐洲航天局（ESA）協調，並與國際機構如NASA、JAXA和RKA共同推動其演進。SpaceWire IP核 是一個VHDL內核，能夠在FPGA和可配置的SoC器件上實現完整、快速的SpaceWire轉碼器。
支援的Xilinx FPGA系列：
- 7系列（Zynq，Spartan，Artix，Kintex，Virtex）
- Ultrascale（Kintex，Virtex）
- Ultrascale+（Zynq MPSoC，Kintex，Virtex）
- XQR系列（太空級FPGA）：Virtex-5QV
使用 Xilinx Vivado 工具，SpaceWire IP 核可輕鬆整合到FPGA設計中，並在圖形化使用者介面中進行配置。
SpaceWire IP核的主要功能：
數據介面：
- Rx位元速率高達系統時鐘頻率的x4
- Tx時鐘頻率範圍在100MHz至625MHz之間
- 單獨的時鐘域
FIFO配置：
- Tx FIFO深度可配置，範圍為64位元組至16384位元組
- Rx FIFO深度可配置，範圍為64位元組至16384位元組
介面：
- AXI流（數據）
- AXI-4 Lite（配置和管理）
性能：
- 高達200Mbps的連結速度
