IEEE 1588v2無CPU時鐘同步解決方案 – 1588 Tiny IP Core
功能概述：
1588 Tiny是一款專為Xilinx FPGA設計的IEEE 1588-2008 V2從站硬體時鐘同步IP內核。它能夠提供精準的時間戳記和時鐘同步，不需要依賴嵌入式處理器或通用乙太網MAC，為資源受限的設備提供高效的IEEE 1588功能支援。該IP內核支援多種乙太網介面，包括MII、GMII、SGMII等，並可處理PTP報文，支援單端口和雙端口模式。它還可支援多種設定檔（如IEC 61850、電源設定檔等），適用於7-Series、Ultrascale、Ultrascale+及Versal ACAP等Xilinx FPGA系列。1588 Tiny與Xilinx Vivado工具無縫整合，使其易於配置並整合到FPGA設計中，確保在FPGA內部進行高精度的硬體時間同步。
Facebook
Twitter
LinkedIn
1588 Tiny 是用於Xilinx FPGA的IEEE1588-2008 V2從站僅硬相容時鐘同步IP內核。它專注於需要使用最少資源的基本IEEE 1588功能的設備。1588 Tiny能夠準確地為IEEE 1588報文加上時間戳記，並且僅使用硬體模組也可提供同步時鐘。
不需要嵌入式處理器，也不需要通用的乙太網MAC。1588 Tiny 包含優化的乙太網MAC，處理PTP幀，並支援電源設定檔及IEC 61850，也可支援其他設定檔。
支援的Xilinx FPGA系列：
- 7-Series (Zynq, Spartan, Artix, Kintex, Virtex)
- Ultrascale (Kintex, Virtex)
- Ultrascale+ (Zynq MPSoC, Kintex, Virtex)
- Versal ACAP
1588 Tiny與Xilinx Vivado工具整合，允許在圖形化使用者介面中簡便配置IP內核。
1588 Tiny 主要功能：
一般：
- 適用於Vivado（IP整合商）
- 支援單端口和雙端口模式
介面：
- MII/RMII/GMII/RGMII/SGMII/QSGMII/USXGMII實體層設備（PHY）介面
- 支援AXI-Stream介面
- 支援10/100/1000Mbps速度
時間同步：
- 支援第2層PTP（單端口和雙端口）
- 支援第3層PTP（單端口）
- 支援的設定檔：電源設定檔，實用程式設定檔，IEC61850設定檔和默認設定檔
- 可用的輸出計時器：“ 64位納秒”或“ 48位秒 + 32位納秒”
- 提供PPS輸出
- 可選的IRIG-B主站輸出與PTP內部計時器同步（DCLS和AM調製）
- 支援事件時間戳記
- 支援警報檢測
